tjh.dev
Linux kernel mirror (for testing)
git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git
kernel
os
linux
ARM: dts: keystone-k2l: Add pinctrl node
Add pinctrl node and populate the pinctrl registers with the default
values.
Signed-off-by: Keerthy <j-keerthy@ti.com>
Signed-off-by: Santosh Shilimkar <ssantosh@kernel.org>
authored by
Keerthy
and committed by
Santosh Shilimkar
a6bada65
a9e5b20d
+149
+149
arch/arm/boot/dts/keystone-k2l.dtsi
+149
arch/arm/boot/dts/keystone-k2l.dtsi
···
54
54
interrupts = <GIC_SPI 435 IRQ_TYPE_EDGE_RISING>;
55
55
};
56
56
57
+
k2l_pmx: pinmux@02620690 {
58
+
compatible = "pinctrl-single";
59
+
reg = <0x02620690 0xc>;
60
+
#address-cells = <1>;
61
+
#size-cells = <0>;
62
+
pinctrl-single,bit-per-mux;
63
+
pinctrl-single,register-width = <32>;
64
+
pinctrl-single,function-mask = <0x1>;
65
+
status = "disabled";
66
+
67
+
uart3_emifa_pins: pinmux_uart3_emifa_pins {
68
+
pinctrl-single,bits = <
69
+
/* UART3_EMIFA_SEL */
70
+
0x0 0x0 0xc0
71
+
>;
72
+
};
73
+
74
+
uart2_emifa_pins: pinmux_uart2_emifa_pins {
75
+
pinctrl-single,bits = <
76
+
/* UART2_EMIFA_SEL */
77
+
0x0 0x0 0x30
78
+
>;
79
+
};
80
+
81
+
uart01_spi2_pins: pinmux_uart01_spi2_pins {
82
+
pinctrl-single,bits = <
83
+
/* UART01_SPI2_SEL */
84
+
0x0 0x0 0x4
85
+
>;
86
+
};
87
+
88
+
dfesync_rp1_pins: pinmux_dfesync_rp1_pins{
89
+
pinctrl-single,bits = <
90
+
/* DFESYNC_RP1_SEL */
91
+
0x0 0x0 0x2
92
+
>;
93
+
};
94
+
95
+
avsif_pins: pinmux_avsif_pins {
96
+
pinctrl-single,bits = <
97
+
/* AVSIF_SEL */
98
+
0x0 0x0 0x1
99
+
>;
100
+
};
101
+
102
+
gpio_emu_pins: pinmux_gpio_emu_pins {
103
+
pinctrl-single,bits = <
104
+
/*
105
+
* GPIO_EMU_SEL[31]: 0-GPIO31, 1-EMU33
106
+
* GPIO_EMU_SEL[30]: 0-GPIO30, 1-EMU32
107
+
* GPIO_EMU_SEL[29]: 0-GPIO29, 1-EMU31
108
+
* GPIO_EMU_SEL[28]: 0-GPIO28, 1-EMU30
109
+
* GPIO_EMU_SEL[27]: 0-GPIO27, 1-EMU29
110
+
* GPIO_EMU_SEL[26]: 0-GPIO26, 1-EMU28
111
+
* GPIO_EMU_SEL[25]: 0-GPIO25, 1-EMU27
112
+
* GPIO_EMU_SEL[24]: 0-GPIO24, 1-EMU26
113
+
* GPIO_EMU_SEL[23]: 0-GPIO23, 1-EMU25
114
+
* GPIO_EMU_SEL[22]: 0-GPIO22, 1-EMU24
115
+
* GPIO_EMU_SEL[21]: 0-GPIO21, 1-EMU23
116
+
* GPIO_EMU_SEL[20]: 0-GPIO20, 1-EMU22
117
+
* GPIO_EMU_SEL[19]: 0-GPIO19, 1-EMU21
118
+
* GPIO_EMU_SEL[18]: 0-GPIO18, 1-EMU20
119
+
* GPIO_EMU_SEL[17]: 0-GPIO17, 1-EMU19
120
+
*/
121
+
0x4 0x0000 0xFFFE0000
122
+
>;
123
+
};
124
+
125
+
gpio_timio_pins: pinmux_gpio_timio_pins {
126
+
pinctrl-single,bits = <
127
+
/*
128
+
* GPIO_TIMIO_SEL[15]: 0-GPIO15, 1-TIMO7
129
+
* GPIO_TIMIO_SEL[14]: 0-GPIO14, 1-TIMO6
130
+
* GPIO_TIMIO_SEL[13]: 0-GPIO13, 1-TIMO5
131
+
* GPIO_TIMIO_SEL[12]: 0-GPIO12, 1-TIMO4
132
+
* GPIO_TIMIO_SEL[11]: 0-GPIO11, 1-TIMO3
133
+
* GPIO_TIMIO_SEL[10]: 0-GPIO10, 1-TIMO2
134
+
* GPIO_TIMIO_SEL[9]: 0-GPIO9, 1-TIMI7
135
+
* GPIO_TIMIO_SEL[8]: 0-GPIO8, 1-TIMI6
136
+
* GPIO_TIMIO_SEL[7]: 0-GPIO7, 1-TIMI5
137
+
* GPIO_TIMIO_SEL[6]: 0-GPIO6, 1-TIMI4
138
+
* GPIO_TIMIO_SEL[5]: 0-GPIO5, 1-TIMI3
139
+
* GPIO_TIMIO_SEL[4]: 0-GPIO4, 1-TIMI2
140
+
*/
141
+
0x4 0x0 0xFFF0
142
+
>;
143
+
};
144
+
145
+
gpio_spi2cs_pins: pinmux_gpio_spi2cs_pins {
146
+
pinctrl-single,bits = <
147
+
/*
148
+
* GPIO_SPI2CS_SEL[3]: 0-GPIO3, 1-SPI2CS4
149
+
* GPIO_SPI2CS_SEL[2]: 0-GPIO2, 1-SPI2CS3
150
+
* GPIO_SPI2CS_SEL[1]: 0-GPIO1, 1-SPI2CS2
151
+
* GPIO_SPI2CS_SEL[0]: 0-GPIO0, 1-SPI2CS1
152
+
*/
153
+
0x4 0x0 0xF
154
+
>;
155
+
};
156
+
157
+
gpio_dfeio_pins: pinmux_gpio_dfeio_pins {
158
+
pinctrl-single,bits = <
159
+
/*
160
+
* GPIO_DFEIO_SEL[31]: 0-DFEIO17, 1-GPIO63
161
+
* GPIO_DFEIO_SEL[30]: 0-DFEIO16, 1-GPIO62
162
+
* GPIO_DFEIO_SEL[29]: 0-DFEIO15, 1-GPIO61
163
+
* GPIO_DFEIO_SEL[28]: 0-DFEIO14, 1-GPIO60
164
+
* GPIO_DFEIO_SEL[27]: 0-DFEIO13, 1-GPIO59
165
+
* GPIO_DFEIO_SEL[26]: 0-DFEIO12, 1-GPIO58
166
+
* GPIO_DFEIO_SEL[25]: 0-DFEIO11, 1-GPIO57
167
+
* GPIO_DFEIO_SEL[24]: 0-DFEIO10, 1-GPIO56
168
+
* GPIO_DFEIO_SEL[23]: 0-DFEIO9, 1-GPIO55
169
+
* GPIO_DFEIO_SEL[22]: 0-DFEIO8, 1-GPIO54
170
+
* GPIO_DFEIO_SEL[21]: 0-DFEIO7, 1-GPIO53
171
+
* GPIO_DFEIO_SEL[20]: 0-DFEIO6, 1-GPIO52
172
+
* GPIO_DFEIO_SEL[19]: 0-DFEIO5, 1-GPIO51
173
+
* GPIO_DFEIO_SEL[18]: 0-DFEIO4, 1-GPIO50
174
+
* GPIO_DFEIO_SEL[17]: 0-DFEIO3, 1-GPIO49
175
+
* GPIO_DFEIO_SEL[16]: 0-DFEIO2, 1-GPIO48
176
+
*/
177
+
0x8 0x0 0xFFFF0000
178
+
>;
179
+
};
180
+
181
+
gpio_emifa_pins: pinmux_gpio_emifa_pins {
182
+
pinctrl-single,bits = <
183
+
/*
184
+
* GPIO_EMIFA_SEL[15]: 0-EMIFA17, 1-GPIO47
185
+
* GPIO_EMIFA_SEL[14]: 0-EMIFA16, 1-GPIO46
186
+
* GPIO_EMIFA_SEL[13]: 0-EMIFA15, 1-GPIO45
187
+
* GPIO_EMIFA_SEL[12]: 0-EMIFA14, 1-GPIO44
188
+
* GPIO_EMIFA_SEL[11]: 0-EMIFA13, 1-GPIO43
189
+
* GPIO_EMIFA_SEL[10]: 0-EMIFA10, 1-GPIO42
190
+
* GPIO_EMIFA_SEL[9]: 0-EMIFA9, 1-GPIO41
191
+
* GPIO_EMIFA_SEL[8]: 0-EMIFA8, 1-GPIO40
192
+
* GPIO_EMIFA_SEL[7]: 0-EMIFA7, 1-GPIO39
193
+
* GPIO_EMIFA_SEL[6]: 0-EMIFA6, 1-GPIO38
194
+
* GPIO_EMIFA_SEL[5]: 0-EMIFA5, 1-GPIO37
195
+
* GPIO_EMIFA_SEL[4]: 0-EMIFA4, 1-GPIO36
196
+
* GPIO_EMIFA_SEL[3]: 0-EMIFA3, 1-GPIO35
197
+
* GPIO_EMIFA_SEL[2]: 0-EMIFA2, 1-GPIO34
198
+
* GPIO_EMIFA_SEL[1]: 0-EMIFA1, 1-GPIO33
199
+
* GPIO_EMIFA_SEL[0]: 0-EMIFA0, 1-GPIO32
200
+
*/
201
+
0x8 0x0 0xFFFF
202
+
>;
203
+
};
204
+
};
205
+
57
206
dspgpio0: keystone_dsp_gpio@02620240 {
58
207
compatible = "ti,keystone-dsp-gpio";
59
208
gpio-controller;